1. 【都道府県】 東京都

    サイバネットシステム(株)

  • 【展示会】
    第21回 組込みシステム開発技術展
  • 【小間番号】 西13-1
  • FPGA-PCB 検証ソリューション
  • FPGA/ASIC設計検証において、仕様の管理、解釈の一致は不具合の抑制や、再利用の促進に大きく影響を及ぼし、結果的に品質の向上と開発期間の短縮につながります。 本ブースではツールによる仕様の自動管理、解釈一致のためのコミュニケーション手段、解析手法などをご紹介致します。

製品・サービス一覧

  • ModelSim DE

    通常のRTLシミュレータに留まらず、アサーションを利用した検証が可能です。アサーションを挿入することで仕様を自動チェックし、デバッグ効率が飛躍的に向上します。またアサーションによって仕様解釈の一致につながり、再利用性の向上が期待できます。

  • HDL Designer Series

    HDLからのグラフィカルへ変換(ドキュメント化)、グラフィカルデータから統一されたHDLの生成、生成されたHDLに対する自動デザインチェックが可能です。 これらの特長により近年増加の一途をたどるデザインの再利用性を飛躍的に加速化します。

  • Questa CDC

    実機検証、シミュレーションでは絶対に排除できない非同期クロックによる不具合をフォーマル検証を用い、数学的に証明します。 フォーマル検証は静的解析になるためテストベンチも不要で、HDLがあれば開発のどの段階でも検証が可能です。

ロード中です

ロード中です

※上記の情報は来場ユーザーから出展社への事前アポイント申請用に公開しています。
それ以外の目的(セールスなど)で無断に使用・転載することを固く禁じます。

当ウェブサイトは、運営と効用の改善のためにクッキーを利用しています。クッキーについての詳細、利用目的や管理方法は、プライバシー&クッキーをお読みください。尚、このサイトを利用するにあたり、あなたはクッキーの使用に同意していることになりますのでご留意ください。